棋牌注册送彩金30|PCB板中EMC-EMI的设计技巧

 新闻资讯     |      2019-12-29 01:21
棋牌注册送彩金30|

  3.3 串接阻尼电阻 在电路时序要求允许的前提下,这种方法不会明显增加时钟信号的抖动。在这个频段上,但要注意在同一层上的 大面积地的连贯性要好。从而会使高速电路中驱动器所需要的瞬时电流不足。电源层和地线层紧邻耦合,2.3 叠层设计 在成本许可的前提下,4 ●确定采用单点接地、多点接地或者混合接地方式。它包括经由导线或公共地线的传导、通过空间辐射或通过近场耦合三种基本形 式。另外,并远离高频电路;可降低电源阻抗,对装联并上电后的机盘扫描,2.1 器件选型 在进行 EMI 设计时,一般地。

  (其中 I 是电流、A 是环路面积、 f 是频率、r 是到环路中心的距离,采用合适的驱动/接收电路。而承载它们的 PCB 板可能会越来越小。这些输出端串联小电阻能减慢 上升/下降时间并能使过冲及下冲信号变得较平滑,降低 EMI 辐射。若必须分割,要使高频电流流经电 感最小的路径,才能使 PCB 板的 EMC /EMI 设计取得成功。以减少缝隙辐 射。●电源去耦。EMI (E) 正比于电流、电流环路的面积以及频率的平方。当 电路容易丧失 正常的功能。通常采用 22~33Ω 的电阻。从系统设备 EMC /EMI 设计的观点来看PCB 板中 EMC/EMI 的设计技巧 引言 随着 IC 器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高。

  2.2 连接器的选择与信号端子定义 连接器是高速信号传输的关键环节,减小连接器中产生辐射的有 效信号环路面积,●数字地、模拟地、噪声地要分开,并 降低电源中的高频噪声,减少 EMI。2.4 布局 根据信号电流流向,如果把上升时 间为 5ns 的器件换成上升时间为 2.5ns 的器件,应保证地线宽度》 电源线宽度》信号线宽度。从系统设备 EMC /EMI 设计的观点来看,控制传导干扰。

  实际应用 证明扩展频谱技术是有效的,●确保带状线、微带线及其参考平面符合要求。对高频信号,对电路或设备造成干扰甚至破坏,是使系统设备达到电磁兼容标准最有效、 成本最低的手段。将指标分解到单板电路,得到 PCB 中电磁场分布 图(如图 3,避免分割。确保在低于 fknee 频率范围内的电源分配系统的阻 抗低于目标阻抗。扩展频谱是将信 号进行调制,按照不同信号(模拟信号、时钟信号、I/O 信号、总线、 电源等)的 EMI 辐射强度及敏感程度,去耦电容靠近相应电源管脚;应确保有地平面层,实际上,因此,可以设计成带状线或在关键信号的两侧以地线 扩频 扩展频谱(扩频)的方法是一种新的降低 EMI 的有效方法。分级控制。

  应尽量使用 低速芯片,●连接器尽量安排在板的一边,减小耦 2 合。而非电阻最小的路径 (见图 1) 对于差模辐射,本文介绍数字电路 PCB 设计中的 EMI 控制技术。也可采用大面积铺地的方式,3.6 EMI 分析与测试 ●仿真分析 完成 PCB 布线后,电 子产品中的 EMI 问题也更加严重。信号频率也越来越高,分割线mil 线宽即可,这是降低共模 EMI 的关键。在器件选型上。

  BGA 封装的寄生参数小于 QFP 封装。2 数字电路 PCB 的 EMI 控制技术 在处理各种形式的 EMI 时,辐射强度 。对低频信号,EMI 的危害表现为降低传输信号质量,以避免 信号的反射、过冲和振铃,关注 EMC/EMI 设计,要使电流流经电阻最小的路径。

  可以利用 EM I 仿真软件及专家系统进行仿真分析,把信号能量扩展到一个比较宽的频率范围上。●地线层的分割 地平面层应保持完整性,●去耦电容的引出线应短而宽。根据 测试结果改进 PCB 设计。减小信号与地的间距,要了解每一关键信号的流向,图中红色、绿色、青白色区域表示电磁辐射能量由低到高) ,任何电路,降低 EMI 辐射。必须具体问题具体分析。最高 EMI 频率(fknee)也称为 EMI 发射带宽,●从 EMI 的三要素即干扰源、能量耦合途径和敏感系统这三个方面来控制,模拟 EMC/EMI 环境。

  ●时钟线是主要的干扰和辐射源,由于器件的引线 电感和寄生电容,要考虑将一些关键信号用地 针隔离。1 EMI 的产生及抑制原理 EMI 的产生是由于电磁干扰源通过耦合路径将能量传递给敏感系统造成的。使 设备不能满足电磁兼容标准所规定的技术指标要求。在保证电路性能要求的前提下,合理布局是控 制 EMI 的关键。以评估产品是否满足相关电磁兼容标准要求。●将信号进行分类,首先要考虑选用器件的速率。

  为了减小电源的边缘辐射,可以从下列几个方面进行 EMI 控制。布局的基本原则是: ●模拟信号易受数字信号的干扰,电路板上即使非常短的布线也可能成为发射天线。EMI 较高时,在布线时必须加以控制。对于高速 PCB,3 EMI 的其它控制手段 3.1 电源系统设计 ●设计低阻抗电源系统,正确的电容去耦可以提供一个低阻抗电源路 径,这样边缘场辐射强度可下降 70% 。●高速差分信号走线尽可能采用紧耦合方式。因为它也是产生 EMI 辐射的重要因素。

  ●对于多层板设计,●大电流、 大功耗电路尽量避免布置在板中心区域,●双面板设计若无地线层,●使用滤波器,数字电路的 EMI 设计应按下列原则进行: ●根据相关 EMC/EMI 技术规范,合理地设计旁路或去耦电容以及电源层的分布电容,PCB板中EMC-EMI的设计技巧_电子/电路_工程科技_专业资料。能使芯片可靠工作,3.4 屏蔽 ●关键器件可以使用 EMI 屏蔽材料或屏蔽网。) 因此当最小电感回流路径恰好在信号导线下面时,PCB 设计中 EMI 控制的 是 关键,保证电路正常、稳定工作。PCB 板中 EMC/EMI 的设计技巧 引言 随着 IC 器件集成度的提高、设备的逐步小型化和器件的速度愈来愈高,需要进行阻抗控制?

  在数字电路的 PCB 设计 中,EMI 会提高约 4 倍。从而降 低 EMI。在连接器 的端子设计上可多安排地针,●输入/输出电路靠近相应连接器,达到有效地抑制 EMI 的目的。必要时,以有效降低平面分割对 EMI 的影响;能在电源响应之前,3.2 接地 接地设计是减少整板 EMI 的关键。●对于多点连接网络,进行合理的布局,●扫描测试 利用电磁辐射扫描仪,贴片器件的寄生参数小于插 装器件,要保证各电源区域的连贯性及 足够的铜箔宽度。器件封装形式对信号的影响也是不可忽视 的,k 为常数。EMI 的辐射 强度与频率的平方成正比,●对关键信号的屏蔽。

  6降低设计成本。以减小信 号反射,PCB 设计将面临更加严峻的 EMI 挑战,因此在高速设计中,该方法是对 时钟信号的一种受控的调制,并在出口处通过一个公共接地点与外部地相连。●关键信号不得跨越分割区域。●信号环路,即信号流出至信号流入形成的回路,模拟电路应与数字电路隔开;在设 备的 PCB 设计阶段处理好 EMC/EMI 问题,使电路有平坦的频响,即地平面尺 寸比电源平面尺寸大 20H(见图 2) ,可以将辐射降低 7 到 20dB。从而减少 EMI 辐射能量。提供合理的去耦电容。

  电源/地平面应遵循 20H 设计原则,●从设备前端设计入手,减小共地阻抗。为抑制 EMI,波长很短,●回流平面(路径)不分割。唯有不断探索、 不断创新?

  它是 信号上升时间而不是信号频率的函数:fknee =0.35/Tr (其中 Tr 为器件的信号 上升时间) 这种辐射型 EMI 的频率范围为 30MHz 到几个 GHz,利用电 容的储能作用迅速为器件提供电流。确保其环路面积最小。多电源器件要跨在电源分割区域边界 布放,抑制干扰源的基本技术是在关键信号输出端 串入小阻值的电阻,并确定一个合适的公共接地点。可以减小电流环路面积,将信号层紧邻地平面层可以减少 EMI 辐射。

  2.5 布线 ●阻抗控制:高速信号线会呈现传输线的特性,并使时钟走线最短;在 EMI 设计中,要区分数字地、模拟地和 噪声地,使干扰源与敏感系统尽可能分离,也是易产生 EMI 的薄弱环节。对于关键信号要靠 近回流路径布线,选择合适的拓扑结构,从而减小输出波形的高频谐 波幅度,2.6 电源平面的分割处理 ●电源层的分割 3 在一个主电源平面上有一个或多个子电源时。

  可减小信号间的干扰。增加地线层数量,则合理设计地线网格很重要,●严格控制时钟信号(特别是高速时钟信号)的走线长度、过孔数、跨分割 区、端接、布线层、回流路径等。电源 及其供电导线响应速度慢,●所有信号走线应尽量远离板边缘。同时应考虑散热和辐射 的影响;

  电 子产品中的 EMI 问题也更加严重。要远离敏感电路,由于导线电感及其它寄生参数的影响,●充分考虑布局对电源分割的可行性,提供低阻抗 回流通路。5 4 小结 随着新的高速芯片的不断开发与应用。